在我看來，這個世界上只有兩種硬件工程師，一種是正在做電源的工程師，另外一種是在使用電源的工程師。 這兩種工程師對電源的理解大不一樣。前者腦子里整天轉(zhuǎn)的是電源拓樸、結(jié)構(gòu)設(shè)計、環(huán)路調(diào)試、散熱，EMC等，后者腦子里多是電源紋波，電源干擾，電源穩(wěn)定性、可靠性，電源分布網(wǎng)絡(luò)（PDN）。對于前者，做電源的最高境界是結(jié)構(gòu)設(shè)計和EMC設(shè)計，對于后者，使用電源的人們，他們覺得最高境界是理解PDN、PI。

有一句口水沫子是：“電源，離開了電源模塊就不是那個電源了”。這句話外行人聽起來有點怪，它是使用電源的人說出來的。

電源模塊提供了穩(wěn)定的12V直流電壓，但是，即使這個電壓穩(wěn)定如實驗儀器中的線性電源， 這個電源模塊產(chǎn)生的12V電壓信號經(jīng)過了多層PCB板，經(jīng)過了復(fù)雜的走線之后，再經(jīng)過多級的板上電源的變換，最終到達(dá)關(guān)鍵芯片的管腳時，它的特性如何呢？ 芯片管腳的電壓信號在芯片內(nèi)部又經(jīng)過復(fù)雜、密集的集成電路走線，到達(dá)芯片內(nèi)核Core時的特性又是如何？多層PCB走線過程中，電源會受到周邊電路特別是高速I/O電路帶來的開關(guān)干擾耦合到電源上的噪聲到底該如何測量？如何評估這些噪聲對敏感脆弱的高速信號的干擾？  

其實，對上面這些基礎(chǔ)性問題的思考帶來了一個研究熱點，就是PI（電源完整性，Power Integrity） 。 PI已成為高速信號領(lǐng)域的一個熱門話題。有一天，我接到一位工程師的名片，上面頭銜是“PI工程師“，而且是個美女，我一下子對她肅然起敬，雖然我知道她可能主要工作是測量電源噪聲，也仿真一下電源噪聲對高速信號的影響。收到”PI工程師“頭銜的名片機(jī)會并不多，認(rèn)真地說，就看到過一次。

這些年大量出現(xiàn)PDN、PI相關(guān)的文章。 我曾經(jīng)囫圇吞棗地大量閱讀了相關(guān)文章，現(xiàn)摘取一些表達(dá)PDN含義的示意圖如下。這對于做電源的人來說算是開個眼界，您可以想象一下：“哇，我整天研究電源，沒想到那些用電源的家伙要這樣研究電源“。
 

典型的PDN包括電源模塊，在PDN文檔中一般說是VRM（電壓整定模塊， Voltage Regulator Modulation）; 板級電源分布系統(tǒng)，包括PCB走線，低頻去耦電容; 芯片封裝級的電源分布系統(tǒng)，包括封裝PCB走線，中頻去耦電容; 芯片級的電源分布系統(tǒng)。
一個好的PDN網(wǎng)絡(luò)要求做到：為IC提供干凈的電源; 為信號提供低阻抗，低噪音的參考路徑; 不會帶來過大的EMI問題。這看似容易，其實很難。這個世界上的PI高手都是高速芯片廠商的資深Fellow級人物。 

經(jīng)常玩高速信號的朋友可能會問： 高帶寬示波器是否還有存在的必要？ 其實我也常冒出這樣問題。 因為高帶寬示波器測量出來眼圖和抖動要么是符合要求的，要么是超標(biāo)的，譬如眼圖觸碰模板、抖動超標(biāo)了，最終能檢查的，查出問題的，往往都是電源或者是時鐘信號的問題。 所以我想，用低帶寬示波器專業(yè)地測量電源和時鐘，死保確保這兩者都沒有問題不就可以了嘛？對于高速信號產(chǎn)品，電源和時鐘始終是需要慎重對待的兩大要點。

離開了電源模塊的電源怎么測試呢? 特別是那個超級問題：電源紋波和電源噪聲怎么測試。我曾經(jīng)就這個話題搞了100場客戶端研討會。這個問題其實真的沒多少做電源的工程師搞得明白，直到今天。 

而電源工程師又怎么看待電源測試呢?  最有趣的問題是，電源工程師測試中使用的負(fù)載要么是電子負(fù)載，要么是純電阻負(fù)載，根本不管這電源模塊接了復(fù)雜的電路系統(tǒng)之后是怎么測試的。 而這電源模塊一旦用到了電路系統(tǒng)中，在電源模塊的輸出端看到的直流電壓波形和之前連接電阻負(fù)載時的波形已大不一樣了。更要命的是，電路系統(tǒng)中電源模塊的負(fù)載變化是難以模擬的。 可是，電源的動態(tài)性測試，甚至電源動態(tài)穩(wěn)定性這個名詞本身對于很多使用電源的朋友是完全陌生的概念。 我曾經(jīng)接受的那么點屬于純正電源工程師的測試經(jīng)驗和對示波器的所謂一流專家的水平剛好可以跨界一點，“忽悠“ 很多非科班電源出身，使用電源的工程師時，他們誤以為我是”電源專家“。而我做電源的水平，連入門還不算。我不是專家，我只是擅長通俗的表達(dá)。